数字通信原理实验箱VCO数字锁相环电路实验
数字通信原理实验箱VCO数字锁相环电路实验可做基本锁相环和锁相式数字频率合成器两个实验。
一、实训目的
1.掌控把握VCO压控振荡器的基础作业原理, 深入对基础锁相环作业原理的理解。
2.熟悉锁相式数字频率合成器的电子线路包括与作业原理。
二、实训电子线路作业原理
本单元可做基础锁相环和锁相式数字频率合成器两个实训。总体框图如图8-1,电子线路原理图如图8-2所示。
图8-1 基础锁相环与锁相式数字频率合成器电原理框图
图8-2 VCO电子线路电原理图
1.4046锁相环芯片简介（略）
详见所附光盘4046芯片
2.VCO压控振荡器
所谓压控振荡器就是振荡频率受写入电压（V）（V）控制的振荡器。
4046锁相环的VCO是一个线性度很高的多谐振荡器，它能产生很好的对称方波输出。电源电压（V）（V）可作业在3V～18V之间。本电子线路取+5V电源。它运用由门电子线路包括的RS触发器控制一对开关管轮番地向定时电容C1 正向充电和反向充电，从而形成自激振荡，振荡频率与充电电流（A）（A）成正比。与C1的容量（KV）（KV）成反比，振荡频率不仅与定时电容C1、外加控制电压（V）（V）Ui有关而而而且还与电源电压（V）（V）有关，与外接电阻R1、R2的比值也有关。
3.锁相式数字频率合成器作业原理
从图8-2可见，UB02(MC14522)、UB03(MC14522)为二级可预置分频器，全部应用可预置BCD码同步1/N计数器MC14522，可由4位小型拨动开关选用。UB02、UB03分别对应着总频比N的十位、个位分频器，UB02、UB03的写入端一方面SWB02、SWB03分别置入分频比的十位数、个位数以8421 BCD码形式写入（但1010～1111数值还是起作用的，有兴趣的同学可用一些与门、非门设计一个简便的约束电子线路，使这些界限取值一略为0000）。
使用时按所需分频比N预置好SWB02、SWB03的写入数值，f0 = N•fR，3位程序分频器MC14522的数值写入端P0～P3分别接有510KΩ的下拉电阻，当SWB02、SWB03没有对该系统单元数值写入时，即开路状态时，此时下拉电阻把数值写入端置"0"电平；当SWB02、SWB03作业时，则有相应的"1"电平写入到数值写入端，使之存放于"1"电平状态，以便程序分频器实行处置整理。?
在图8-2电子线路图中，当程序分频器的分频比N置成1，也就是把SWB02均断开，SWB03置成"0001"状态。这时，该电子线路就是一个基础锁相环电子线路。
当二级程序分频器的N值可由外部写入实行编程控制时，该电子线路就是一个锁相式数字频率合成器电子线路。写入频率由薄膜键盘实行选用，1KHZ或2KHZ方波信号，则把来自实训一的时钟信号发生器1KHz或2KHZ方波信号写入到该14引脚。
当锁相环锁定后，可得到： fR＝fV
其中 fV＝f0/N ,
代入得： fR=f0/N
移项得： f0=N•fR
由此可知，当fR固定不变时，改变二级程序分频器的分频比N，VCO的振荡输出频率(也就是频率合成器的输出频率)f0也得到相应的改变。
这样，只要写入一个固定信号频率fR，即可得到一系列所需要的频率，其频率间隔等于fR，这里为1KHz。选用不一样的fR，可以获取不一样fR的频率间隔。在用实训一信号发生器产生的时钟信号频率时，其准确频率为1.024KHz，而不是1KHz。因而经过二级程序分频器与锁相实训后，VCO压控振荡器的输出频率也应当是1.024KHz的N倍数。
三、实训内容
(一)基础锁相环实训
1.查看锁相环路的同步过程；
2.查看锁相环路的跟踪过程；
3.查看锁相环路的捕捉过程；
4.测量试验环路的同步带与捕捉带，并计算它们的带宽。
(二)锁相式数字频率合成器实训
1.在程序分频器的分频比N＝1、10、100三种情况下：
（1）测量写入参考信号的波动线；
（2）测量频率合成器输出信号的波动线。
2.测量并查看小分频比与大分频比。
四、实训步骤及注意事项
（一）基础锁相环实训
1.查看环路的同步过程
锁相环在锁定状态下，如果写入信号参考频率fR保持不变，而VCO的振荡频率f0发生飘移导致fV ≠ fR时，则在环路的反馈控制作用下，使f0恢复仍然保持fv = fR的状态，这种过程叫做同步过程。
实训方法：将图8-2电子线路图中SWB03设定为001状态，此时分频比为N＝1。即将程序分频器的分频比设定为1(预置为001状态)。实训电子线路的锁相环即成为基础锁相环。其
fV ＝ f0/N ＝ f0/1 ＝ f0
2.查看环路的跟踪过程
锁相环进入锁定状态后，如果fV(现等于VCO的振荡频率f0)不变，写入参考频率发生飘移，则在环路的反馈控制作用下，使f0跟--fR的改变而改变，以保持fV=fR的环路锁定状态。这种过程叫做跟踪过程。
实训方法：在上面实训的基础上将外加信号源的频率(参考频率fR)逐次改变(模仿fR产生的飘移)，每改变一次fR，查看一次fV的数值，可以看到，fV跟踪fR的改变fV=fR的状态。
3.查看环路的捕捉过程
锁相环在初始失锁状态下，经过环路反馈控制作用，使VCO的振荡频率f0调动fV=fR的锁定状态，这个过程称为捕捉过程。
实训方法：电子线路连接同前项，TPB02处接频率计，测量fV的数值，实训开始时将信号源频率(fR)远离VCO的中心振荡频率(如令fR高于1.5MHz或远低于1KH)使环路处于失锁状
态，即fV≠fR，然后将fR从高端缓慢地降低(或从低端缓慢地升高)，当降低(或升高)到一定数值，频率计显露fV等于fR时即fR捕捉到了fV环路进入锁定状态。
4.测量试验环路的同步带与捕捉带
实训方法：电子线路连接同前项，令信号源频率(fR)等于50KHz。这时环路应处于锁定状态(fV = fR)。?
(1)慢慢多加信号源的频率，直至环路失锁(fV≠fR)。此时信号源的输出频率就是同步带的高频率。
(2)慢慢减小信号源的频率，直至环路锁定，此时信号源的输出频率就是捕捉带的高频率。
(3)继续慢慢减小信号源的频率，直至环路失锁，此时信号源的输出频率就是同步带的低频率。
(4)慢慢多加信号源的频率，直至环路锁定，此时信号源的输出频率就是捕捉带的低频率。
(二)锁相式数字频率合成器实训
将SWB03全部存放于0位，SWB02从置入十进制数9开始，逐渐减置数值，当输出频率不符合f0=NfR的关系时，表示fR已不能锁定VCO的频率。频率合成器已不能正常作业。则能适用f0=N•fR关系式的小的分频比值，即为该合成器的小分频比。
同理，增大N的数值能够适用f=N•fR关系式的大的分频比值，即为该合成器的大分频比。本合成器分频比的标准界限1～99。
五、测量点说明
TPB01：VCO写入参考信号，即相位对比器写入信号，它由薄膜键盘实行选用：
1KHZ或2KHZ或外加数字信号（外加信号接S01"外加数字信号"）。
TPB02：相位对比器写入信号，通常PD为来自VCO的参考信号。
TPB03：VCO压控振荡器的输出信号。
六、实训报告要求
画出电子线路框图及电原理图,按照实训内容，画出相应的波动线，并作解析。
图8-3 倍频N=3时VCO波动线示意图
1.掌控把握VCO压控振荡器的基础作业原理, 深入对基础锁相环作业原理的理解。
2.熟悉锁相式数字频率合成器的电子线路包括与作业原理。
二、实训电子线路作业原理
本单元可做基础锁相环和锁相式数字频率合成器两个实训。总体框图如图8-1,电子线路原理图如图8-2所示。
图8-1 基础锁相环与锁相式数字频率合成器电原理框图
图8-2 VCO电子线路电原理图
1.4046锁相环芯片简介（略）
详见所附光盘4046芯片
2.VCO压控振荡器
所谓压控振荡器就是振荡频率受写入电压（V）（V）控制的振荡器。
4046锁相环的VCO是一个线性度很高的多谐振荡器，它能产生很好的对称方波输出。电源电压（V）（V）可作业在3V～18V之间。本电子线路取+5V电源。它运用由门电子线路包括的RS触发器控制一对开关管轮番地向定时电容C1 正向充电和反向充电，从而形成自激振荡，振荡频率与充电电流（A）（A）成正比。与C1的容量（KV）（KV）成反比，振荡频率不仅与定时电容C1、外加控制电压（V）（V）Ui有关而而而且还与电源电压（V）（V）有关，与外接电阻R1、R2的比值也有关。
3.锁相式数字频率合成器作业原理
从图8-2可见，UB02(MC14522)、UB03(MC14522)为二级可预置分频器，全部应用可预置BCD码同步1/N计数器MC14522，可由4位小型拨动开关选用。UB02、UB03分别对应着总频比N的十位、个位分频器，UB02、UB03的写入端一方面SWB02、SWB03分别置入分频比的十位数、个位数以8421 BCD码形式写入（但1010～1111数值还是起作用的，有兴趣的同学可用一些与门、非门设计一个简便的约束电子线路，使这些界限取值一略为0000）。
使用时按所需分频比N预置好SWB02、SWB03的写入数值，f0 = N•fR，3位程序分频器MC14522的数值写入端P0～P3分别接有510KΩ的下拉电阻，当SWB02、SWB03没有对该系统单元数值写入时，即开路状态时，此时下拉电阻把数值写入端置"0"电平；当SWB02、SWB03作业时，则有相应的"1"电平写入到数值写入端，使之存放于"1"电平状态，以便程序分频器实行处置整理。?
在图8-2电子线路图中，当程序分频器的分频比N置成1，也就是把SWB02均断开，SWB03置成"0001"状态。这时，该电子线路就是一个基础锁相环电子线路。
当二级程序分频器的N值可由外部写入实行编程控制时，该电子线路就是一个锁相式数字频率合成器电子线路。写入频率由薄膜键盘实行选用，1KHZ或2KHZ方波信号，则把来自实训一的时钟信号发生器1KHz或2KHZ方波信号写入到该14引脚。
当锁相环锁定后，可得到： fR＝fV
其中 fV＝f0/N ,
代入得： fR=f0/N
移项得： f0=N•fR
由此可知，当fR固定不变时，改变二级程序分频器的分频比N，VCO的振荡输出频率(也就是频率合成器的输出频率)f0也得到相应的改变。
这样，只要写入一个固定信号频率fR，即可得到一系列所需要的频率，其频率间隔等于fR，这里为1KHz。选用不一样的fR，可以获取不一样fR的频率间隔。在用实训一信号发生器产生的时钟信号频率时，其准确频率为1.024KHz，而不是1KHz。因而经过二级程序分频器与锁相实训后，VCO压控振荡器的输出频率也应当是1.024KHz的N倍数。
三、实训内容
(一)基础锁相环实训
1.查看锁相环路的同步过程；
2.查看锁相环路的跟踪过程；
3.查看锁相环路的捕捉过程；
4.测量试验环路的同步带与捕捉带，并计算它们的带宽。
(二)锁相式数字频率合成器实训
1.在程序分频器的分频比N＝1、10、100三种情况下：
（1）测量写入参考信号的波动线；
（2）测量频率合成器输出信号的波动线。
2.测量并查看小分频比与大分频比。
四、实训步骤及注意事项
（一）基础锁相环实训
1.查看环路的同步过程
锁相环在锁定状态下，如果写入信号参考频率fR保持不变，而VCO的振荡频率f0发生飘移导致fV ≠ fR时，则在环路的反馈控制作用下，使f0恢复仍然保持fv = fR的状态，这种过程叫做同步过程。
实训方法：将图8-2电子线路图中SWB03设定为001状态，此时分频比为N＝1。即将程序分频器的分频比设定为1(预置为001状态)。实训电子线路的锁相环即成为基础锁相环。其
fV ＝ f0/N ＝ f0/1 ＝ f0
2.查看环路的跟踪过程
锁相环进入锁定状态后，如果fV(现等于VCO的振荡频率f0)不变，写入参考频率发生飘移，则在环路的反馈控制作用下，使f0跟--fR的改变而改变，以保持fV=fR的环路锁定状态。这种过程叫做跟踪过程。
实训方法：在上面实训的基础上将外加信号源的频率(参考频率fR)逐次改变(模仿fR产生的飘移)，每改变一次fR，查看一次fV的数值，可以看到，fV跟踪fR的改变fV=fR的状态。
3.查看环路的捕捉过程
锁相环在初始失锁状态下，经过环路反馈控制作用，使VCO的振荡频率f0调动fV=fR的锁定状态，这个过程称为捕捉过程。
实训方法：电子线路连接同前项，TPB02处接频率计，测量fV的数值，实训开始时将信号源频率(fR)远离VCO的中心振荡频率(如令fR高于1.5MHz或远低于1KH)使环路处于失锁状
态，即fV≠fR，然后将fR从高端缓慢地降低(或从低端缓慢地升高)，当降低(或升高)到一定数值，频率计显露fV等于fR时即fR捕捉到了fV环路进入锁定状态。
4.测量试验环路的同步带与捕捉带
实训方法：电子线路连接同前项，令信号源频率(fR)等于50KHz。这时环路应处于锁定状态(fV = fR)。?
(1)慢慢多加信号源的频率，直至环路失锁(fV≠fR)。此时信号源的输出频率就是同步带的高频率。
(2)慢慢减小信号源的频率，直至环路锁定，此时信号源的输出频率就是捕捉带的高频率。
(3)继续慢慢减小信号源的频率，直至环路失锁，此时信号源的输出频率就是同步带的低频率。
(4)慢慢多加信号源的频率，直至环路锁定，此时信号源的输出频率就是捕捉带的低频率。
(二)锁相式数字频率合成器实训
将SWB03全部存放于0位，SWB02从置入十进制数9开始，逐渐减置数值，当输出频率不符合f0=NfR的关系时，表示fR已不能锁定VCO的频率。频率合成器已不能正常作业。则能适用f0=N•fR关系式的小的分频比值，即为该合成器的小分频比。
同理，增大N的数值能够适用f=N•fR关系式的大的分频比值，即为该合成器的大分频比。本合成器分频比的标准界限1～99。
五、测量点说明
TPB01：VCO写入参考信号，即相位对比器写入信号，它由薄膜键盘实行选用：
1KHZ或2KHZ或外加数字信号（外加信号接S01"外加数字信号"）。
TPB02：相位对比器写入信号，通常PD为来自VCO的参考信号。
TPB03：VCO压控振荡器的输出信号。
六、实训报告要求
画出电子线路框图及电原理图,按照实训内容，画出相应的波动线，并作解析。
图8-3 倍频N=3时VCO波动线示意图
