FPGA实验箱,FPGA数字信号处理实验箱

FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用含有概括电子线路（ASIC）领域中的一种半定制电子线路而出现的，既解决了定制电子线路的不足，又克服了原有可编程器件门电子线路数有限的缺点。
ZR-SD21 FPGA实训箱
ZR-SD21 FPGA实训箱是一款基于Altera公司最新的CycloneIII/IV/V 系列 FPGA的高端实训研发平台。独特的GUI人机实操界面、应用系统底层基板+核心板+拓展板的灵活设计。


研发平台特性
GUI系统实操界面：
独家应用GUI人机实操界面。整合研发平台上的硬件资源，可显露设备相关信息、检验测量试验设备各模型块是否正常运行等。提升学员动手兴趣和积极性，经过对设备各模型块的检验测量试验和实训的演示，便利老师培训和设备检修。

模型块化的灵活设计：
研发平台应用系统底层基板+核心板+拓展板的设计方法，经过选用不一样的核心板和拓展板含有概括不一样功能的研发平台。能最大限度的适用用户的功能需求。模型块化的设计能让用户对系统设计有清晰的认知。

研发平台硬件资源
 NIOSII-EP4CE40 FPGA核心板
 核心板应用10层高精确度PCB设计，系统运行更加平稳、可靠。
 主芯片应用Altera公司的CycloneIV系列级FPGA EP4CE40F23C8N，门电子线路多达360万门。
 FPGA配备装备芯片应用EPCS16，容量（KV）（KV）多达16M BIT，擦写次数多达上万次。
 提供JTAG编程模式。
 核心板与系统板连接后，板载USB-Blaster电缆；只需要一根USB线就可以对核心板实行程序下载。
 一路50M高速、平稳的时钟源。
 一路系统复位电子线路。
 系统电源管理模型块能够提供+5V、+3.3V、+2.5V、1.2V等多种不一样电压（V）（V）的电源输出供系统使用。
 提供两路SRAM，芯片应用IDT71V416-10P。容量（KV）（KV）多达256K*32BIT。
 一路FLASH 芯片应用AM29L128M。容量（KV）（KV）高过16M*8BIT。
 一路16M*16BIT SDRAM。
 系统提供四位通用的复位按键和四位通用的发光管和一个静态七段码管显露。
 核心板提供与核心板其它资源不复用的190个以上的IO供用户二次研发使用。
 系统板
 标配854*480 24位 TFT彩色串行LCD显露。用户可更换不一样规格的显露屏。
 与屏配套标配电容触摸屏。
 1个模仿信号发生器模型块，可提供频率、幅度均可调的正弦波、三角波、锯齿波、方波等信号波动线。
 1个数字时钟输出模型块，可提供24M至1HZ的数字脉冲信号。
 1个8位高速并行ADC连连接口模型块，速度多达40 Msps。
 1个8位高速并行DAC连连接口模型块速度多达33 Msps。
 1个串行A/D变换连连接口。
 1个串行D/A变换连连接口。
 1个VGA连连接口模型块。
 1个UART串行通迅模型块。
 1个USB转串行口设备连连接口。
 1个Ethernet10M/100M高速连连接口模型块。
 SD卡连连接口模型块
 2个PS2连连接口模型块，可以接键盘或鼠标。
 1个I2C连连接口的E2PROM，型号为AT24C08N。
 1个音频CODEC模型块（喇叭、蜂鸣器可选用，音量可调动）。
 1个RTC就地就地实时时钟芯片，设定有时钟掉电保护、电池在线式充电功能。
 12个拨动开关和12个按键开关写入。
 12个发光LED显露。
 1个八位七段码管显露模型块。
 2位静态数码管显露模型块。
 16x16矩阵led点阵显露模型块。
 4X4矩阵键写入模型块
 1个电压（V）（V）控制的直线DC电动机和1个四相的步进电动机模型块。
 1个数字温度（℃）（℃）传感和1个霍尔传感器模型块。
 HH—EXT高速连连接口模型块。
 多路电源输出（均带过流、过压保护）。
示例实训
EDA实训与电子设计竞赛实训内容：

 简便的QUARTUSII实例设计
 格雷码编码器的设计
 含异步清零和使能的加法计数器
 八位七段数码管显露电子线路的设计
 数控分频器的设计
 图形和语言混合写入电子线路设计
 步长可变的加减计数器的设计
 四位并行乘法器的设计
 设计四位全加器
 可控脉冲发生器的设计
 基础触发器的设计
 矩阵键盘显露电子线路的设计
 16*16点阵显露实训
 直线DC电动机的测速实训
 步进电动机驱动控制
 交通灯实训
 DDS信号发生器的设计
 电子音乐设计实训
 PLL锁相环IP设计实训
 PS2连连接口键盘显露实训
 VGA彩条信号发生器的设计
 七人表决器设计实训
 四人抢答器设计实训
 正负脉宽调制信号发生器设计
 数字频率计的设计
 多功能数字钟的设计
 数字秒表的设计
 出租车计费器的设计
 数码锁的设计
 PS2鼠标编码设计
 SPI串行AD/DA变换器的设计
 序列检验测量试验器的设计
 1206液晶显露实训
 八位数值锁存器的设计
 最高优先编码器的设计
 解复用器的设计
 带同步复位的状态机的设计
 嵌入式逻辑解析仪的使用
 SPI串行口内核的完成
……

NIOSII32位处置整理器示例实训

 最简便NIOSII系统设计
 带外部SRAM的NIOSII系统设计
 Nor Flash编程实训
 PIO外部中断按键开关实训
 PIO写入-开关信号的读取实训
 基于Timer IP核的定时器的设计
 矩阵键盘与数码管显露实训
 高速AD和高速DA实训
 UART串行口通迅实训
 基于IIC的EEPROM读写实训
 1-WIRE数字温度（℃）（℃）计的设计
 点阵字符显露实训
 互联网连接实训
 直线DC电动机闭环调动速度实训
 串行AD/DA变换实训
 SDRAM读写实操实训
 RTC就地就地实时时钟实训
 PS/2键盘显露实训
 PS/2鼠标控制实训
 读SD卡实训
设备信息

设备名称	FPGA实训箱
型 号	ZR-SD21
核心芯片	EP4CE40F23C8N
作业电压（V）（V）	～220v±10%，50Hz±1Hz
尺寸（mm）	410 x 280 x 80
重量（kg）（kg）(kg)	<4
系统版本	QuartusII 13.0 ,NiosII SBT for Eclipse 13.0，ModelSim 13.0
例程语言	提供Verilog，VHDL两种版本例程供用户使用
附件表单	1	串行口线 × 1	2	USB连接线 × 1
	3	互联网连接线 × 1	4	电源连接线 × 1
	5	实训指导书 × 3	6	研发DVD套件 × 1